<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="fanout" val="3"/>
      <a name="incoming" val="3"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="Register">
      <a name="width" val="3"/>
    </tool>
    <tool name="ROM">
      <a name="addrWidth" val="3"/>
      <a name="dataWidth" val="1"/>
      <a name="contents">addr/data: 3 1
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="3"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(420,200)" to="(420,270)"/>
    <wire from="(40,190)" to="(120,190)"/>
    <wire from="(60,230)" to="(80,230)"/>
    <wire from="(340,270)" to="(420,270)"/>
    <wire from="(60,70)" to="(60,230)"/>
    <wire from="(140,180)" to="(160,180)"/>
    <wire from="(460,270)" to="(460,290)"/>
    <wire from="(60,230)" to="(60,250)"/>
    <wire from="(100,220)" to="(120,220)"/>
    <wire from="(350,180)" to="(410,180)"/>
    <wire from="(430,200)" to="(430,270)"/>
    <wire from="(100,200)" to="(120,200)"/>
    <wire from="(350,180)" to="(350,200)"/>
    <wire from="(400,190)" to="(410,190)"/>
    <wire from="(60,250)" to="(530,250)"/>
    <wire from="(100,210)" to="(120,210)"/>
    <wire from="(210,110)" to="(210,120)"/>
    <wire from="(480,180)" to="(530,180)"/>
    <wire from="(480,180)" to="(480,200)"/>
    <wire from="(430,270)" to="(460,270)"/>
    <wire from="(210,220)" to="(210,230)"/>
    <wire from="(300,70)" to="(490,70)"/>
    <wire from="(60,70)" to="(160,70)"/>
    <wire from="(340,270)" to="(340,290)"/>
    <wire from="(300,180)" to="(350,180)"/>
    <wire from="(530,180)" to="(530,250)"/>
    <wire from="(440,180)" to="(480,180)"/>
    <comp lib="0" loc="(210,230)" name="Constant"/>
    <comp lib="0" loc="(80,230)" name="Splitter">
      <a name="fanout" val="3"/>
      <a name="incoming" val="3"/>
    </comp>
    <comp lib="0" loc="(400,190)" name="Constant"/>
    <comp lib="4" loc="(300,70)" name="ROM">
      <a name="addrWidth" val="3"/>
      <a name="dataWidth" val="1"/>
      <a name="contents">addr/data: 3 1
4*0 1
</a>
    </comp>
    <comp lib="4" loc="(440,180)" name="Register">
      <a name="width" val="3"/>
    </comp>
    <comp lib="0" loc="(480,200)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="width" val="3"/>
      <a name="label" val="P state"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="0" loc="(210,120)" name="Constant"/>
    <comp lib="0" loc="(40,190)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="Input"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="4" loc="(300,180)" name="ROM">
      <a name="addrWidth" val="4"/>
      <a name="dataWidth" val="3"/>
      <a name="contents">addr/data: 4 3
0 1 2 1 0 3 2 4
2 1
</a>
    </comp>
    <comp lib="0" loc="(490,70)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Output"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(460,290)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
      <a name="label" val="Init"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="0" loc="(140,180)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
    </comp>
    <comp lib="0" loc="(350,200)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="width" val="3"/>
      <a name="label" val="N state"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="0" loc="(340,290)" name="Clock">
      <a name="facing" val="north"/>
      <a name="label" val="Clock"/>
      <a name="labelloc" val="south"/>
    </comp>
  </circuit>
</project>
